www.69,午夜福利小电影,18禁无遮挡国产免费观看,五月丁香六月婷婷网线视频

       從486時(shí)代三大微處理器廠商齊頭并進(jìn)到隨后Intel與AMD分道揚(yáng)鑣，CPU的核心架構(gòu)越來越受到業(yè)界的關(guān)注。對微處理器架構(gòu)熟悉的朋友相信不會(huì)忘記當(dāng)Intel初次啟用P6架構(gòu)時(shí)，AMD與Cyrix無可奈何的情景；當(dāng)AMD力挽狂瀾而推出K7架構(gòu)時(shí)，Intel終于嘗到了被動(dòng)的苦頭；當(dāng)NetBurst架構(gòu)意外出爐之時(shí)，人們對此又愛又恨；當(dāng)以Pentium M迅馳架構(gòu)為設(shè)計(jì)藍(lán)圖的Core架構(gòu)統(tǒng)一江山時(shí)，前所未有的局面更讓我們大為吃驚。

　　毫無疑問，如今決定CPU整體性能表現(xiàn)的關(guān)鍵因素已經(jīng)不僅僅是主頻，也不是緩存技術(shù)，而是核心架構(gòu)。優(yōu)秀的核心架構(gòu)能夠彌補(bǔ)主頻的不足，更能簡化緩存設(shè)計(jì)而降低成本，這才是優(yōu)秀處理器的根基。然而對于CPU廠商而言，更換核心架構(gòu)是極其艱難的舉動(dòng)，因?yàn)檫@將投入大量研發(fā)資金，更冒著性能不佳的風(fēng)險(xiǎn)?；仡櫄v代CPU，我們不難發(fā)現(xiàn)Intel在大部分時(shí)間內(nèi)都保持領(lǐng)先地位，如今更是走在了十字路口：NetBurst架構(gòu)的發(fā)展?jié)摿Σ蝗鏚8架構(gòu)，而且近在眼前的制作工藝限制幾乎又無法解決。在這樣的關(guān)鍵時(shí)刻，Intel推出了全新的Core架構(gòu)，在未來一段時(shí)間內(nèi)將徹底取代現(xiàn)有的NetBurst架構(gòu)。

　　幫助AMD絕地反擊的K7架構(gòu)

　　一、現(xiàn)實(shí)與理智的平衡：P5與P6架構(gòu)

　　在486處理器時(shí)代，Intel、AMD和Cyrix的產(chǎn)品在性能方面并沒有明顯的差距，畢竟此時(shí)遵循的架構(gòu)相同，而且主頻一致，放在主板上的緩存也沒有多大區(qū)別。在這樣的背景下，Intel唯一的優(yōu)勢便是產(chǎn)能，AMD和Cyrix則繼續(xù)緊跟巨人腳步。不過聰明的Intel并沒有選擇按部就班，通過一張專利授權(quán)證明，Pentium將AMD和Cyrix都擋在了門外。

　　Pentium處理器采用的P5架構(gòu)

　　Pentium采用P5架構(gòu)，這被證明是偉大的創(chuàng)舉。在Intel的發(fā)展歷史中，第一代Pentium絕對是具有里程碑意義的產(chǎn)品，這一品牌甚至沿用至今，已經(jīng)有十幾年的歷史了。盡管第一代Pentium 60的綜合表現(xiàn)很一般，甚至不比486DX66強(qiáng)多少，但是當(dāng)主頻優(yōu)勢體現(xiàn)出來之后，此時(shí)所表現(xiàn)出來的威力令人震驚。Pentium 75、Pentium 100以及Pentium 133，經(jīng)典的產(chǎn)品一度稱雄業(yè)界。在同一時(shí)代，作為競爭對手的AMD和Cyrix顯然因?yàn)榧軜?gòu)上的落后而無法與Intel展開正面競爭，即便是號稱“高頻486”的Cyrix 5X86也差距甚大，這并非是高主頻所能彌補(bǔ)的缺陷。

　　痛定思痛，AMD面對這樣的局面只能另辟道路。經(jīng)過K5還算成功的試探之后，又發(fā)布了K6處理器，并逐漸衍生出K6-2和K6-3。如果說第一代K6還只能與具備MMX技術(shù)的Pentium打成平手的話，那么后續(xù)的K6-2和K6-3則憑借架構(gòu)上的優(yōu)勢令I(lǐng)ntel感受到巨大的壓力。為此，Intel將原本用于Pentium Pro服務(wù)器處理器的P6架構(gòu)用于桌面處理器，并且這一架構(gòu)沿用多年，直到Pentium III時(shí)代。

　　沿用到Pentium III的P6架構(gòu)

　　在Pentium時(shí)代，雖然Intel還是相對競爭對手保持一定的領(lǐng)先，但是Intel并未感到滿足。在他們看來，只有從架構(gòu)上扼殺對手，才能完全擺脫AMD和Cyrix兩家的追趕。于是，Intel在發(fā)布奔騰的下一代產(chǎn)品Pentium II時(shí)，采用了專利保護(hù)的P6架構(gòu)，并且不再向AMD和Cyrix授權(quán)。P6架構(gòu)與Pentium的P5架構(gòu)最大的不同在于，以前集成在主板上的二級緩存被移植到了CPU內(nèi)，從而大大地加快了數(shù)據(jù)讀取和命中率，提高了性能。AMD和Cyrix由于沒能得到P6架構(gòu)的授權(quán)，只好繼續(xù)走在舊的架構(gòu)上，整個(gè)CPU市場的格局一下子發(fā)生了巨大的變化，AMD和Cyrix的市場份額急劇下降。這里我們需要特別提一下K6-2+和K6-3，盡管這兩款令人肅然起敬的產(chǎn)品也對Intel構(gòu)成嚴(yán)重威脅，但是它們所謂的內(nèi)置二級緩存并非集成在CPU核心中，因此絕對不能算作P6架構(gòu)，浮點(diǎn)性能也有著不小的差距。

　　二、低開高走：客觀評價(jià)NetBurst架構(gòu)

　　1．P6架構(gòu)難敵AMD K7

　　自從AMD在1999年推出K7處理器之后，整個(gè)CPU市場格局發(fā)生了翻天覆地的變化。從核心架構(gòu)的技術(shù)角度來看，AMD實(shí)際上已經(jīng)領(lǐng)先于Intel。在同頻Athlon與Pentium III的較量中，AMD占據(jù)了上風(fēng)，這與其EV6前端總線以及緩存架構(gòu)有著很大的關(guān)系，而且AMD K7處理器的動(dòng)態(tài)分支預(yù)測技術(shù)也領(lǐng)先于P6架構(gòu)。

　　Barton核心的K7處理器讓我們看到核心架構(gòu)的重要性

　　面對這樣的窘迫局面，Intel可謂將P6架構(gòu)的優(yōu)勢發(fā)揮到極點(diǎn)。首先是一場主頻大戰(zhàn)，隨后是在Tualatin核心中加入大容量緩存，再加上服務(wù)器處理器的SMP雙CPU模式，Intel巨人最終還是保住了顏面。但是Intel深知，核心架構(gòu)上的劣勢遲早會(huì)令其陷入徹底的被動(dòng)局面，一場架構(gòu)革命演變在即。當(dāng)全世界在試目以待的時(shí)候，Intel推出了微處理器發(fā)展史上極受爭議的直至今天還在服役的NetBurst架構(gòu)！

　　2．NetBurst架構(gòu)喜憂參半

　　盡管如今的Pentium4已經(jīng)是一塊“金字招牌”，但是在其發(fā)展初期可并不是一帆風(fēng)順，第一代Willamette核心就飽受批評。對于全新的NetBurst結(jié)構(gòu)而言，發(fā)揮強(qiáng)大的性能需要更高的主頻以及強(qiáng)大的緩存結(jié)構(gòu)，而這些都是Willamette核心所不具備的。256KB二級緩存顯然不足，此時(shí)的整體性能受到很大影響。然而最讓Intel尷尬的是，Willamette核心的Pentium4 1.5G甚至不如Tualatin核心的Pentium III，部分測試中甚至超頻后的Tualatin Celeron也能越俎代庖。

　　Willamette核心讓NetBurst架構(gòu)出師不利

　　然而出師未捷身先死的情況并不會(huì)出現(xiàn)在如日中天的Intel身上，與Pentium III處理器相比，NetBurst架構(gòu)的Pentium4在提高流水線長度之后令執(zhí)行效率大幅度降低，此時(shí)大容量二級緩存與高主頻才是真正的彌補(bǔ)方法。可是諷刺的是，頻率比AthlonXP 2000＋高出很多的Pentium4 Willamette 2GHz竟然服服帖帖地?cái)∮谄湎隆１M管后續(xù)的NorthWood核心憑借512KB二級緩存略微挽回面子，但是當(dāng)時(shí)AMD的K7架構(gòu)也在發(fā)展，Barton核心將Intel陷入了被動(dòng)。因此，我們可以給出這樣一個(gè)明確的結(jié)論：Intel的NetBurst架構(gòu)即便是面對AMD K7架構(gòu)時(shí)也沒有什么可驕傲的資本。如果不是Intel的市場調(diào)控能力超強(qiáng)，如今CPU市場的格局可能會(huì)是另一番景象。

　　NorthWood核心為NetBurst架構(gòu)略微挽回顏面

　　3．流水線與CPU效率的關(guān)系

　　當(dāng)然，我們?nèi)缃窨吹降腜rescott核心依舊是NetBurst架構(gòu)，并且高頻率產(chǎn)品的綜合性能還是實(shí)實(shí)在在的。但是明眼人都看到了Intel的軟肋：NetBurst架構(gòu)過分依賴于主頻與緩存，這與當(dāng)前CPU的發(fā)展趨勢格格不入。為了提高主頻，NetBurst架構(gòu)不斷延長CPU超流水線的級數(shù)。

　　在這里有必要解釋一下流水線的概念，它是Intel首次在486芯片中開始使用的。流水線的工作方式就象工業(yè)生產(chǎn)上的裝配流水線。在CPU中由5～6個(gè)不同功能的電路單元組成一條指令處理流水線，然后將一條x86指令分成5～6步后再由這些電路單元分別執(zhí)行，這樣就能實(shí)現(xiàn)在一個(gè)CPU時(shí)鐘周期完成一條指令，因此提高CPU的運(yùn)算速度。經(jīng)典Pentium每條整數(shù)流水線都分為四級流水，即指令預(yù)取、譯碼、執(zhí)行、寫回結(jié)果，浮點(diǎn)流水又分為八級流水。

　　超標(biāo)量是通過內(nèi)置多條流水線來同時(shí)執(zhí)行多個(gè)處理任務(wù)，其實(shí)質(zhì)是以空間換取時(shí)間。而超流水線是通過細(xì)化流水、提高主頻，使得在一個(gè)機(jī)器周期內(nèi)完成一個(gè)甚至多個(gè)操作，其實(shí)質(zhì)是以時(shí)間換取空間。例如，起初Pentium4的超流水線就長達(dá)20級，隨后的Prescott更是提升到31級。超流水線設(shè)計(jì)的級數(shù)越長，其完成一條指令的速度越快，因此才能適應(yīng)工作主頻更高的CPU。但是超流水線過長也帶來了一定副作用，很可能會(huì)出現(xiàn)主頻較高的CPU實(shí)際運(yùn)算速度較低的現(xiàn)象，Intel的NetBurst架構(gòu)就出現(xiàn)了這種情況，雖然它的主頻可以很高，但其運(yùn)算性能卻遠(yuǎn)遠(yuǎn)比不上低主頻的AMD處理器。

　　Intel自然也知道這樣的問題，但是NetBurst架構(gòu)已經(jīng)邁開腳步，這已經(jīng)無法停止。為此，Intel不得不繼續(xù)提高主頻并且加大二級緩存容量。可是讓Intel十分尷尬的是，如今處理器制作工藝開始面臨瓶頸，即便是65納米工藝，未來想要在NetBurst架構(gòu)實(shí)現(xiàn)高主頻也是極為困難的事情，這意味著NetBurst架構(gòu)今后將無法繼續(xù)憑借主頻優(yōu)勢與競爭對手匹敵。此外，巨大的緩存容量也是一個(gè)負(fù)擔(dān)，這不僅提高了成本，也令發(fā)熱量驟升。如果不是Intel的市場公關(guān)與口碑較好，那么Intel處理器早就要陷入尷尬了，因?yàn)槿缃窀哳lPentium簡直就是高發(fā)熱量和高功耗的代名詞，甚至Celeron D也是滾燙滾燙。

　　Prescott核心成為NetBurst架構(gòu)的強(qiáng)弩之末

　　三、巨人的王牌：Pentium M盡顯Intle實(shí)力

　　與桌面市場相比，Intel在移動(dòng)市場擁有更為強(qiáng)大的控制能力。從486處理器到如今的Pentium M，Intel一直稱霸移動(dòng)處理器市場。在傳統(tǒng)模式下，Intel移動(dòng)處理器只是桌面處理器的低頻低電壓版本，然后加上一些節(jié)能技術(shù)，但是第一代迅馳Pentium M卻走出了這一框架。

　　盡管業(yè)界中不少人認(rèn)為第一代Pentium M（Banias）僅僅是改良版的Pentium III-M，通過超大容量的二級緩存以及更高的前端總線來提升性能，但是對于移動(dòng)用戶而言，我們看重的僅僅是性能與功耗。Banias的性能已經(jīng)幾乎與Pentium4并駕齊驅(qū)，而功耗更是大幅度減小。作為Intel第一款專注移動(dòng)市場設(shè)計(jì)的處理器，其成功是勿庸置疑的。更加令人沒有想到的是，Banias核心的Pentium M一旦應(yīng)用到桌面平臺(tái)并大幅度超頻之后，其性能完全壓倒了Pentium4，隨后Dothan核心的Pentium M將這一神話進(jìn)行到底。我們不僅要問：Pentium M到底是哪一種核心架構(gòu)，NetBurst架構(gòu)是不是一個(gè)巨大的諷刺？

　　平心而論，對比Dothan核心的Pentium M與主流Pentium4，我們不難發(fā)現(xiàn)Intel的尷尬之處。從技術(shù)角度而言，Intel完全有能力推出比當(dāng)前Pentium4性能更好的處理器，但是錯(cuò)誤的架構(gòu)選擇令其陷入被動(dòng)。業(yè)內(nèi)有人質(zhì)疑過：Pentium M的核心架構(gòu)依然是P6，只不過結(jié)合了NetBurst架構(gòu)的前端總線技術(shù)，通過減少原先P6微架構(gòu)下指令編譯后的微指令數(shù)目來改善指令編譯器及處理單元的效能，并且主頻和緩存都大幅度加強(qiáng)。

　　Dothan核心的Pentium M處理器

　　盡管我們一再認(rèn)為AMD的K7架構(gòu)十分先進(jìn)，但是不可否認(rèn)的是，K7架構(gòu)基本上與P6架構(gòu)相差不大。如果K7也配備大容量緩存與主頻，那么其性能表現(xiàn)與Pentium M將是差不多的，這一點(diǎn)在多種測試中也得到證明。Intel顯然是意識(shí)到在當(dāng)前制作工藝受到限制并且CPU越來越要求低發(fā)熱量的大背景下，CPU必須提高流水線效率。在倉促之間，(文章來自活動(dòng)策劃公司、上海公關(guān)公司)，Intel選擇了P6架構(gòu)來簡單應(yīng)付。只不過Intel的市場調(diào)控能力實(shí)在太出色，而相關(guān)技術(shù)的領(lǐng)先也幫助Pentium M站穩(wěn)腳跟，繼而創(chuàng)造了“迅馳神話”。事實(shí)上，迅馳的空前成功同樣令到Intel感到痛楚，那就是更顯得桌面NetBurst架構(gòu)的軟弱，壯士斷臂的舉措已經(jīng)不止一次在Intle的高層會(huì)議上被提上議程。

　　四、壯士斷臂：NetBurst架構(gòu)終于落幕，Core架構(gòu)臨危授命

　　既然NetBurst架構(gòu)已經(jīng)無法滿足未來CPU發(fā)展的需要，那么Intel就必須開辟全新的CPU核心架構(gòu)。事實(shí)上，Intel就早做好了技術(shù)準(zhǔn)備，迅馳III中的Yonah移動(dòng)處理器已經(jīng)具備Core核心架構(gòu)的技術(shù)精髓。Intel于前不久正式公布了全新的Core核心架構(gòu)：未來臺(tái)式機(jī)使用Conroe，筆記本使用Merom，服務(wù)器使用WoodCrest，這三款處理器全部基于Core核心架構(gòu)。

　　1．流水線效率大幅度提升

　　主頻至上的CPU研發(fā)思路顯然已經(jīng)被淘汰。Core架構(gòu)的處理器將超流水線縮短到14級，這將大幅度提升整體效率，令CPU避免出現(xiàn)“高頻低能”的尷尬現(xiàn)象。然而更加值得我們關(guān)注的是，Core架構(gòu)采用了四組指令編譯器，這與Pentium M處理器有些類似。所謂四組指令編譯器，就是指能夠在單一頻率周期內(nèi)編譯四個(gè)x86指令。這四組指令編譯器由三組簡單編譯器（Simple Decoder）與一組復(fù)雜編譯器（Complex Decoder）組成。四組指令編譯器中，僅有復(fù)雜編譯器可處理最多由四個(gè)微指令所組成的復(fù)雜x86指令。如果不幸碰到非常復(fù)雜的指令，復(fù)雜編譯器就必須呼叫微碼循序器（Microcode Sequencer），以便取得微指令序列。

　　為了配合超寬的編譯單元，Core架構(gòu)的指令讀取單元在一個(gè)頻率周期內(nèi)，從第一階指令快取中，抓取六個(gè)x86指令至指令編譯緩沖區(qū)（Instruction Queue），判定是否有符合宏指令融合的配對，然后再將最多五個(gè)x86指令，交派給四組指令編譯器。四組指令編譯器在每個(gè)頻率周期中，發(fā)給保留站（Reservation Station）四個(gè)編譯后的微指令，保留站再將存放的微指令交派（dispatch）給五個(gè)執(zhí)行單元。

　　自從 AMD 失敗的 K5 設(shè)計(jì)之后，已經(jīng)有超過十年的時(shí)間，x86處理器的世界再也沒有出現(xiàn)過四組指令編譯器的設(shè)計(jì)。因?yàn)閤86指令集的指令長度、格式與定址模式都相當(dāng)混亂，導(dǎo)致x86指令解碼器的設(shè)計(jì)是非常困難的。但是如今的局面已經(jīng)有所改變，一方面是高主頻對于四組精簡結(jié)構(gòu)有著很大的依賴性，另一方面是其它輔助性技術(shù)也能很大程度上彌補(bǔ)解決定址模式混亂的難題。毫無疑問，Intel的這一創(chuàng)舉將是在CPU核心架構(gòu)設(shè)計(jì)上具有里程碑意義的，未來我們將有望看到CPU的整體性能有大幅度提高。

　　2．全新的整數(shù)與浮點(diǎn)單元

　　從P6到NetBurst架構(gòu)，整數(shù)與浮點(diǎn)單元的變化還是相當(dāng)明顯，不過如今Core架構(gòu)的變化也同樣不小，只是部分關(guān)鍵技術(shù)又改回P6架構(gòu)時(shí)代的設(shè)計(jì)。Core具備了3個(gè)64bit的整數(shù)執(zhí)行單元，每一個(gè)都可以單獨(dú)完成的64位整數(shù)運(yùn)算操作。這樣一來Core就有了一套64bit的復(fù)雜整數(shù)單元（這一點(diǎn)和P6核心的CIU相同），以及兩個(gè)簡單整數(shù)單元用來處理基本的操作和運(yùn)算任務(wù)。但是非常特別是的是，3個(gè)64bit的整數(shù)執(zhí)行單元中的一個(gè)簡單整數(shù)單元和分支執(zhí)行單元將會(huì)共享端口。該端口處的簡單整數(shù)單元將和分支單元共同完成此處的宏指令結(jié)合的任務(wù)。

　　如果說Core架構(gòu)就是P6架構(gòu)，那無疑是不公平的。能夠獨(dú)立完成64bit整數(shù)運(yùn)算對Intel x86處理器來說還是頭一回，這也讓Core得以走在了競爭對手的前列。此外，64bit的整數(shù)單元使用彼此獨(dú)立的數(shù)據(jù)端口，因此Core能夠在一個(gè)周期內(nèi)同時(shí)完成3組64bit的整數(shù)運(yùn)算。極強(qiáng)的整數(shù)運(yùn)算單元使得Core在包括游戲、服務(wù)器項(xiàng)目、移動(dòng)等方面都能夠發(fā)揮廣泛而強(qiáng)大的作用。

　　在以往的NetBurst架構(gòu)中，浮點(diǎn)單元的性能很一般，這也是為什么AMD處理器總是在3D游戲中有更好表現(xiàn)的原因之一。不過Core構(gòu)架進(jìn)行了不小的改進(jìn)。Core構(gòu)架擁有2個(gè)浮點(diǎn)執(zhí)行單元同時(shí)處理向量和標(biāo)量的浮點(diǎn)運(yùn)算，其中一個(gè)浮點(diǎn)單元執(zhí)行負(fù)責(zé)加減等簡單的處理，而另一個(gè)浮點(diǎn)單元?jiǎng)t執(zhí)行負(fù)責(zé)乘除等運(yùn)算。盡管不能說Core構(gòu)架令浮點(diǎn)性能有很大幅度的提升，但是其改進(jìn)效果還是顯而易見的。在多項(xiàng)測試中，Conroe臺(tái)式機(jī)處理器已經(jīng)能夠打敗AMD高端的FX62。

　　Core構(gòu)架的整體效率以及高于AMD K8

　　3．?dāng)?shù)據(jù)預(yù)讀機(jī)制與緩存結(jié)構(gòu)

　　Core 架構(gòu)的預(yù)讀取機(jī)制還有更多新特性。數(shù)據(jù)預(yù)取單元經(jīng)常需要在緩存中進(jìn)行標(biāo)簽查找。為了避免標(biāo)簽查找可能帶來的高延遲，數(shù)據(jù)預(yù)取單元使用存儲(chǔ)接口進(jìn)行標(biāo)簽查找。存儲(chǔ)操作在大多數(shù)情況下并不是影響系統(tǒng)性能的關(guān)鍵，因?yàn)樵跀?shù)據(jù)開始寫入時(shí)，CPU即可以馬上開始進(jìn)行下面的工作，而不必等待寫入操作完成。緩存/內(nèi)存子系統(tǒng)會(huì)負(fù)責(zé)數(shù)據(jù)的整個(gè)寫入到緩存、復(fù)制到主內(nèi)存的過程。

　　此外，Core 架構(gòu)使用了Smart Memory Access算法，這將幫助CPU在前端總線與內(nèi)存?zhèn)鬏斨g實(shí)現(xiàn)更高的效率。Smart Memory Access算法使用八個(gè)預(yù)取器，這種預(yù)取器可以利用推測算法將數(shù)據(jù)從內(nèi)存轉(zhuǎn)移到二級緩存，或者從二級緩存轉(zhuǎn)移到一級緩存，這對于提高內(nèi)存單元性能以及緩存效率都是很有幫助的。

　　Core 架構(gòu)的緩存系統(tǒng)也令人印象深刻。雙核心Core 架構(gòu)的二級緩存容量高達(dá)4MB，且兩個(gè)核心共享，訪問延遲僅12到14個(gè)時(shí)鐘周期。每個(gè)核心還擁有32KB的一級指令緩存和一級數(shù)據(jù)緩存，訪問延遲僅僅3個(gè)時(shí)鐘周期。從 NetBurst 架構(gòu)開始引入的追蹤式緩存（Trace Cache）在 Core 架構(gòu)中消失了。NetBurst 架構(gòu)中的追蹤式緩存的作用與常見的指令緩存相類似，是用來存放解碼前的指令的，對 NetBurst 架構(gòu)的長流水線結(jié)構(gòu)非常有用。而 Core 架構(gòu)回歸相對較短的流水線之后，追蹤式緩存也隨之消失，因?yàn)?Intel 認(rèn)為，傳統(tǒng)的一級指令緩存對短流水線的 Core 架構(gòu)更加有用。當(dāng)然，如今的緩存結(jié)構(gòu)還僅僅是Core 架構(gòu)的最低版本，隨著未來核心改進(jìn)，緩存結(jié)構(gòu)只會(huì)變得越來越強(qiáng)。

　　4．真正的雙內(nèi)核處理器

　　對于PC用戶而言，多任務(wù)處理一直是困擾的難題，因?yàn)閱翁幚砥鞯亩嗳蝿?wù)以分割時(shí)間段的方式來實(shí)現(xiàn)，此時(shí)的性能損失相當(dāng)巨大。而在雙內(nèi)核處理器的支持下，真正的多任務(wù)得以應(yīng)用，而且越來越多的應(yīng)用程序甚至?xí)橹畠?yōu)化，進(jìn)而奠定扎實(shí)的應(yīng)用基礎(chǔ)。從技術(shù)角度來看，雙內(nèi)核的處理器確實(shí)令人期待。

　　Intel目前規(guī)劃的雙核心處理器很多，包括Pentium Extreme Edition和Pentium D等。但是Intel的雙核心一直飽受爭議，原因便是其實(shí)質(zhì)僅僅是封裝兩個(gè)獨(dú)立的內(nèi)核，互相之間的數(shù)據(jù)傳輸甚至還需要通過外部總線，這令效率大幅度降低。而Core 架構(gòu)的設(shè)計(jì)將會(huì)令懷疑者閉嘴：其二級緩存并沒有分成兩個(gè)單獨(dú)的單元，而是兩個(gè)核心共享緩存。這一點(diǎn)非常重要，它說明Core并不是簡單地將兩個(gè)核心拼在一起。

　　當(dāng)然，Core架構(gòu)的優(yōu)勢還不僅僅是這些，還包括降低功耗的Intelligent Power Capability技術(shù)以及優(yōu)化多媒體性能的Advanced Digital Media Boost技術(shù)。Core架構(gòu)的設(shè)計(jì)理念應(yīng)該說非常正確，在摒棄主頻至上策略之后，Intel終于回到正軌，這對于業(yè)界而言無疑是一個(gè)好消息。此外，Core架構(gòu)的Conroe臺(tái)式機(jī)處理器將會(huì)兼容I975芯片組，因此未來Intel處理器的產(chǎn)品線又將拉長，這意味著一場價(jià)格大戰(zhàn)在所難免，這對于廣大消費(fèi)者又是一個(gè)好消息。

　　寫在最后

　　未來我們期待的不僅僅是純計(jì)算速度更快的處理器，出色的多任務(wù)并行處理、強(qiáng)大的64位計(jì)算能力、人性化的防病毒功能以及合理的功耗，這些才是用戶真正想要的。正如AMD在前幾年一直反對“為技術(shù)而技術(shù)”一樣，以客戶需求為指導(dǎo)，遵循產(chǎn)品發(fā)展規(guī)律才是走向成功的捷徑。我們同樣希望與Intel苦戰(zhàn)多年的戰(zhàn)士在面臨Intel的強(qiáng)大攻勢下繼續(xù)頑強(qiáng)作戰(zhàn)，與Intel一起繼續(xù)為業(yè)界奉獻(xiàn)出色的改變?nèi)祟惿畹奈⑻幚砥鳟a(chǎn)品。